PATENT ABSTRACTS OF JAPAN

(11) Publication number:

11204679 A

(43) Date of publication of application: 30 , 07 , 99

(51) Int. CI

H01L 23/12

(21) Application number: 10002506

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(22) Date of filing: 08 . 01 . 98

(72) Inventor:

NAKAMURA TAKASHI


(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device which effectively radiates heat generated at a semiconductor chip as well as increases signal electrodes.

SOLUTION: A semiconductor chip 2 is die-bonded on a tape 8. A plurality of power electrodes 10 for supplying power are formed on the top surface of the semiconductor chip 2, and a plurality of signal electrodes for sending/ receiving signals are formed on the underside of the semiconductor chip 2. The semiconductor chip 2, the tape 8, and the like are sealed in a package 9. A power supply wiring 16 formed outside the package 9 is connected to the power supply electrodes 10.

COPYRIGHT: (C)1999,JPO



(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-204679

(43)公開日 平成11年(1999)7月30日

(51)Int.Cl. 6

H01L 23/12

識別記号

H01L 23/12

FΙ

E

L

審査請求 未請求 請求項の数4 OL (全6頁)

(21)出願番号

(22)出願日

特願平10-2506

平成10年(1998) 1月8日

(71)出願人 000006013

三菱電機株式会社

二发电傚休丸云仙

東京都千代田区丸の内二丁目2番3号

(72)発明者 中村 尚

東京都千代田区丸の内二丁目2番3号 三

愛電機株式会社内


(74)代理人 弁理士 深見 久郎 (外3名)

(54) 【発明の名称】半導体装置

(57)【要約】

【課題】 半導体チップにて発生する熱が効率的に放熱されるとともに、信号用電極の増加が図られる半導体装置を提供する。

【解決手段】 テープ8上に半導体チップ2がダイボンドされている。半導体チップ2の上面には、電源を供給するための複数の電源用電極10が形成され、下面には、信号をやり取りするための複数の信号用電極12が形成されている。半導体チップ2およびテープ8等は、バッケージ9内に封止されている。パッケージ9の外部に形成された電源配線16が、電源用電極12に接続されている。



2:半導体チップ 10:電源用電極 12:信号用電極 14a:プリント基板 16:電源配線

【特許請求の範囲】

【請求項1】 半導体チップと、

前記半導体チップを収容するためのバッケージ部材と、 前記パッケージ部材に配置され、前記半導体チップとそれぞれ電気的に接続された電源端子部および複数の信号 端子部と、

前記電源端子部と電気的に接続され、前記半導体チップ へ電源を供給するための、前記パッケージ部材の外部に 設けられた電源配線部とを備え、

前記電源端子部および前記電源配線部は、前記信号端子 10 部が配置されるバッケージ部材の面とは異なる面に配置 された、半導体装置。

【請求項2】 前記電源端子部および前記電源配線部は、前記信号端子部が配置されるバッケージ部材の面と向かい合う面に配置されている、請求項1記載の半導体装置。

【請求項3】 前記パッケージ部材を載置する所定の配線が形成された基板を含み、

前記電源配線部は、前記パッケージ部材を覆うように設けられるとともに、所定の前記配線と電気的に接続され 20 た、請求項2記載の半導体装置。

【請求項4】 各前記信号端子部とそれぞれ電気的に接続される所定の配線が形成された第1のプリント基板と、

前記電源配線部が形成された第2のプリント基板とを含み、

前記半導体チップを収容した前記バッケージ部材が、前 記第1のプリント基板と前記第2のプリント基板との間 に配置された、請求項2記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置に関し、 特に、動作時に発生する熱が効率的に放熱される半導体 装置に関するものである。

[0002]

【従来の技術】近年、大容量の情報を処理するために、 集積回路(以下「IC」と記する)には、高速動作が益 々求められている。このような高速動作に対応するため に、所定の信号を入出力させるための、ICに設けられ る信号ピンの数が増加している。また、ICの消費電力 40 も増加するため、電源を供給するための電源ピンの数も 増加している。

【0003】一方、半導体チップを封入したパッケージ においては、高密度な実装を実現するために、より半導 体チップの大きさに近いサイズが求められている。

【0004】まず、第1の従来技術として、半導体チップを封止したパッケージを含む半導体装置の一例について図を用いて説明する。図7は、ファインピッチ・ポール・グリッド・アレイ(以下「ファインピッチBGA」と記す。)の構造を示したものである。図7を参照し

て、エポキシ系樹脂を含浸させたガラスシート(以下「テーブ」と記す。)106の一方の面上に、粘着層105を介在させて半導体チップ102がダイポンドされている。テープ106の周辺近傍には、複数のバッド電極107が形成されている。各バッド電極107は金線104により半導体チップ102の所定の領域と電気的に接続されている。

【0005】一方、テーブ106の他方の面上には、複数のはんだボール108が形成されている。各はんだボール108は、テーブ106に形成された所定の配線によってパッド電極107と電気的に接続されている。半導体チッブ102は、モールド樹脂110によって、テーブ106上に封止されている。

【0006】ファインピッチBGAでは、電極ピンとしてのはんだポールがアレイ状に配置できるため、小さなパッケージにより多くのピンを形成するのに有利である。

【0007】次に、第2の従来技術としての半導体装置の他の例について図を用いて説明する。図8は、チップ・スケール・バッケージ(以下「CSP」と記す。)の構造を示したものである。図8を参照して、半導体チップ102の表面には、複数の外部電極109が設けられている。各外部電極109は、金属配線111およびバッド電極107を介して、半導体チップ102の所定の領域と電気的に接続されている。半導体チップ102は、モールド樹脂110により封止されている。

【0008】CSPでは、半導体チップ102とほぼ同じ大きさでもって、より多くのピンを形成することが可能である。また、基板上に実装するための面積も比較的30小さくてすみ、高密度な実装が可能となる。

【0009】しかしながら、上述したファインピッチBGAやCSPでは、消費電力が比較的大きく、半導体チップから発生する熱が問題となった。そこで、このような熱を放熱するために種々の対策が採られている。

【0010】次に、第3の従来技術として、このような 熱を効果的に放熱させる半導体装置の一例について、特 開平7-50368号公報に開示された半導体装置について説明する。図9は、同公報に開示された半導体装置 の一断面を示したものである。図10は、キャップ部分を取除いた半導体装置の一平面を示したものである。まず、図9を参照して、半導体チップ120は、その裏面でバッケージ125に固定され、キャップ123およびバッケージ125によって形成される空間内に封入されている。そして、半導体チップ120の上面とキャップ123の内面との間には、空隙が形成されている。

【0011】半導体チップ120上の電源は、ピン12 9、配線127、電源用電極124、はんだ132、電 源用パッド122を通して外部回路から供給される。ま た、外部回路と半導体チップ120との間の信号は、ピ 50 ン130、配線128、リード126、ポンディングワ 3

イヤ131、ポンディングパッド121を通してやり取りされる。特に、半導体チップ120の表面に形成された電源用パッド122は、図10に示すように、その面積をより大きくすることができる。

【0012】この半導体装置によれば、動作時において、半導体チップ120で発生した熱は、半導体チップ120で発生した熱は、半導体チップ120の裏面からパッケージ125に伝導する一方、電源用パッド122、はんだ132および電源用電極124を介してキャップ123に伝導する。このようにして、パッケージ125およびキャップ123の両方から10放熱を行なうことが可能となり、半導体チップ120で発生する熱を外部へ充分に放熱することができる。

【0013】また、電源用電極124や電源用バッド122を設けたことにより、ポンディングバッド121を介しての半導体チップ120への電源供給を減らすことができ、その減った分だけポンディングバッド121を半導体チップ120と外部回路との間の信号用に用いることができる。その結果、ポンディングバッド121の信号用としての個数を、従来に比べて増やすことができる。

[0014]

【発明が解決しようとする課題】しかしながら、上述した第3の従来の技術の半導体装置では、以下に示すような問題点があった。まず、半導体チップ102への電源供給は、電源用電極124を介して供給される。このため、半導体チップ102に電源用のボンディングバッドを設ける必要がない分、電源以外の信号用のボンディングバッドをより多く設けることができる。ところが、電源は、バッケージ125に設けられたピン129から半導体チップ102へ供給される。このため、バッケージ30125の所定の領域に設けられるピン129の総数としては変わりがなく、その領域に新たに信号用ピンを設けるのが困難であった。

【0015】また、キャップ123へ伝えられた熱は、キャップ123およびパッケージ125の表面積が大きいほど効率よく外気に放熱されるが、比較的小さいキャップ123およびパッケージ125では、充分に放熱できないことがあった。

【0016】本発明は、上記問題点を解決するためになされたものであり、動作時に発生する熱が充分に放熱さ 40れるとともに、信号用ビンの増設が図られる半導体装置を提供することを目的とする。

[0017]

【課題を解決するための手段】本発明の1つの局面における半導体装置は、半導体チップと、バッケージ部材と、電源端子部および複数の信号端子部と、電源配線部とを備えている。バッケージ部材は、半導体チップを収容する。電源端子部および複数の信号端子部は、バッケージ部材に配置され、半導体チップとそれぞれ電気的に接続されている。

【0018】電源配線部は、電源端子部と電気的に接続され、バッケージ部材の外部に設けられている。電源端子部および電源配線部は、信号端子部が配置されるバッケージ部材の面とは異なる面に配置されている。

【0019】好ましくは、電源端子部および電源配線部は、信号端子部が配置されるバッケージ部材の面と向かい合う面に配置される。好ましくは、バッケージ部材を載置する所定の配線が形成された基板を含み、電源配線部は、バッケージ部材を覆うように設けられるとともに、所定の配線と電気的に接続されている。また好ましくは、各信号端子部とそれぞれ電気的に接続される所定の配線が形成された第1のプリント基板と、電源配線部が形成された第2のプリント基板とを含み、半導体チップを収容したバッケージ部材が、第1のプリント基板と第2のプリント基板との間に配置されている。

[0020]

【発明の実施の形態】実施の形態1

本発明の実施の形態1に係る半導体装置について、図1~4を用いて説明する。なお、図2は、図1に示すA-Aにおける断面を示し、図4は、図3に示すB-Bにおける断面を示す。まず、図1および図2を参照して、テープ8上に半導体チップ2がダイボンドされている。半導体チップ2の外周近傍の表面には、複数のボンディングバッド6が形成されている。また、テープ8の外周表面には、複数のバッド電極7が設けられている。

【0021】各ポンディングバッド6とバッド電極7とは、ポンディングワイヤ4により電気的に接続されている。半導体チップ2の表面上には、半導体チップ2へ電源を供給するための電源端子部としての複数の電源用電極10が形成されている。また、テープ8の下面には、半導体チップ2と信号をやり取りするための信号端子部として複数の信号用電極12が形成されている。半導体チップ2およびテープ8等は、モールド樹脂などのバッケージ9内に封止されている。

【0022】さらに、図3および図4を参照して、電源用電極12には、電源配線部としての電源配線16が接続されている。電源配線16は、電源(Vcc)配線16aとGND配線16bとを含んでいる。各信号用電極12は、ブリント基板(PCB)14aの表面に形成された所定の配線(図示せず)と電気的に接続されている。電源配線16aとGND配線16bとは、ブリント基板14aの表面に形成されたブリント基板上Vcc配線15aとブリント基板上GND配線15bとそれぞれ電気的に接続されている。

【0023】上述した半導体装置によれば、信号用電極12が配置されるバッケージ9の下面には、電源用電極10が配置されない。これにより、バッケージ9の下面の限られた領域内に、電源用電極を配置する分、信号用電極を増設することができる。

ⅰ0 【0024】また、電源用電極10に接続される電源配

線16においては、バッケージ9の外部に設けられるた め、比較的幅の広い配線を適用することができる。半導 体チップ2で発生した熱は、ポンディングワイヤ4から パッド電極7へ伝導するとともに、電源用電極10から 電源配線16へも伝導する。このとき、電源用配線16 aが放熱フィンとしての働きを有し、熱を効率よく放熱 することができる。また、電源配線16からプリント基 板14aへも熱が伝導することによって、さらに効率よ く放熱することができる。

【0025】また、半導体装置を高密度に実装するため 10 に、パッケージにおいては、半導体チップのサイズによ り近いサイズのものが求められる。ところが、バッケー ジの大きさを小さくすると、パッケージ内を熱が流れる のを防ぐ力の大きさ、すなわち、熱抵抗が大きくなる。 特に、超高速の半導体チップを搭載した半導体装置で は、発熱量が大きく、バッケージだけでは充分に放熱す ることができないことがある。このような超高速の半導 体チップを搭載した場合であっても、上述した電源配線 16等によって、半導体チップ2で発生した熱を効率よ く放熱することができる。

【0026】また、バッケージ9を覆うように電源配線 16を設けることによって、電源配線16がシールドの 役目を果たし、半導体チップ2への電磁干渉を抑制する こともできる。

【0027】また、ポンディングワイヤと比べると、比 較的口径の大きい電源用電極10により半導体チップ2 へ電源が供給されるので、電気抵抗やインダクタンスを 抑えることができ、安定した電圧を半導体チップ2へ供 給することができる。

【0028】さらに、バッケージにモールド樹脂を適用 30 したり、電源用電極および信号電極にはんだを適用する ことによって、発生する熱による応力も緩和することが できる。

【0029】実施の形態2

本発明の実施の形態2に係る半導体装置について、図5 を用いて説明する。図5を参照して、半導体チップを搭 載したパッケージ9は、プリント基板14b上に載置さ れている。各信号用電極12は、ブリント基板14bの 表面に形成された所定の配線(図示せず)とそれぞれ電 気的に接続されている。プリント基板14cの一方の面 40 には、プリント基板上電源配線15が形成されている。 そのプリント基板上電源配線15は、パッケージ9に設 けられた電源用電極10に電気的に接続されている。

【0030】この場合には、プリント基板14cの表面 にて、電源配線15の配線領域をより広く確保すること ができるため、電源用電極10から電源用配線15に伝 導した熱がさらに効率よく放熱される。また、半導体チ ップ2へ電源を安定して供給することができる。

【0031】さらに、プリント基板14cの他方の面

示すように、プリント基板 1 4 c上にさらに半導体チッ プを搭載したパッケージ9を載置することができる。

【0032】この場合には、複数のプリント基板14 b、14c、14dを積層することによって、限られた 空間内に、半導体装置をより高密度に実装することがで きる。

【0033】なお、上記実施の形態では、電源用電極1 0は、信号用電極12が形成されているバッケージ9の 下面と向かい合う上面に形成した場合について説明した が、半導体装置の実装の仕方に合わせて、電源用電板 を、パッケージの側面等に形成してもよい。このような 場合でも、上述した効果を得ることができる。

【0034】今回開示された実施の形態はすべての点で 例示であって制限的なものではないと考えられるべきで ある。本発明の範囲は、上記で説明した範囲ではなく、 特許請求の範囲によって示され、特許請求の範囲と均等 の意味および範囲でのすべての変更が含まれることが意 図される。

[0035]

【発明の効果】本発明の1つの局面における半導体装置 は、半導体チップと、バッケージ部材と、電源端子部お よび複数の信号端子部と、電源配線部とを備えている。 パッケージ部材は、半導体チップを収容する。電源端子 部および複数の信号端子部は、バッケージ部材に配置さ れ、半導体チップとそれぞれ電気的に接続されている。 【0036】電源配線部は、電源端子部と電気的に接続 され、バッケージ部材の外部に設けられている。電源端 子部および電源配線部は、信号端子部が配置されるバッ ケージ部材の面とは異なる面に配置されている。

【0037】この構成によれば、電源端子部が、信号端 子部が配置されるバッケージ部材の面とは異なる面に配 置される。このため、両者がパッケージ部材の同じ面に 配置される場合と比べると、信号端子部が配置される面 には、電源端子部を配置する分、信号端子部を増設する ことができる。また、電源端子部が配置される面には、 信号端子部は配置されないので、電源端子部に接続され る電源配線部の配線幅をより大きく設定することができ る。これにより、電源配線部の表面積を増大させること ができ、その結果、半導体チップから電源端子部を介し て電源配線部へ伝導した熱が効率よく外気に放熱され る。

【0038】好ましくは、電源端子部および電源配線部 は、信号端子部が配置されるバッケージ部材の面と向か い合う面に配置される。

【0039】この場合には、電源配線部の配線幅をさら に大きく設定することができる。その結果、半導体装置 の放熱がさらに効率よく行なわれる。

【0040】好ましくは、バッケージ部材を載置する所 定の配線が形成された基板を含み、電源配線部は、バッ に、所定のブリント配線を形成することにより、図6に 50 ケージ部材を覆うように設けられるとともに、所定の配

線と電気的に接続されている。

【0041】この場合には、発生した熱が電源配線部からプリント基板へ伝導する。これにより、さらに熱を効率よく放熱することができる。また、バッケージ部材を覆うように設けられた電源配線部により、半導体チップへの電磁干渉を抑制することができる。

【0042】また好ましくは、各信号端子部とそれぞれ 電気的に接続される所定の配線が形成された第1のブリント基板と、電源配線部が形成された第2のブリント基板とを含み、半導体チップを収容したバッケージ部材が、第1のブリント基板と第2のブリント基板との間に配置されている。

【0043】この場合には、限られた空間内に、半導体 装置のより密度の高い実装を行なうことができる。

【図面の簡単な説明】

【図1】 本発明の実施の形態1に係る半導体装置のバッケージ内の一平面を示す図である。

【図2】 図1に示すA-Aにおける断面を示す図である。

【図3】 同実施の形態における、半導体装置の一平面 20 を示す図である。

【図4】 図3に示すB-Bにおける断面を示す図である。

【図5】 本発明の実施の形態2に係る半導体装置の一 側面を示す図である。

【図6】 同実施の形態において、半導体装置の変形例の一側面を示す図である。

【図7】 第1の従来技術における半導体装置の部分断面を示す斜視図である。

【図8】 第2の従来技術における半導体装置の部分断面を示す斜視図である。


【図9】 第3の従来技術における半導体装置の一断面を示す図である。

【図10】 図9に示す半導体装置の一平面を示す図である。


【符号の説明】

2 半導体チップ、4 ポンディングワイヤ、6 ポンディングパッド、7パッド電極、8 テープ、9 パッケージ、10 電源用電極、12 信号用電極、14 a、14b、14c、14d プリント基板、15 プリント基板上電源配線、16 電源配線。







[図10]




[図2]



. 【図3】





•

4

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Delects in the images include but are not limited to the items checked:	
☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
Потиев.	

IMAGES ARE BEST AVÄILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.